Mathematische Coprozessoren - Versionsgeschichte

Chris T. Ludwig: /* NVIDIA MicroArchitektur */

2026-10-10T06:03:13Z

NVIDIA MicroArchitektur

← Nächstältere Version		Version vom 10. Oktober 2026, 08:03 Uhr
Zeile 52:		Zeile 52:
	=NVIDIA MicroArchitektur=		=NVIDIA MicroArchitektur=
	<pdf width=1000 height=300>File:uebersicht nvidia microarchitecture.pdf</pdf>		<pdf width=1000 height=300>File:uebersicht nvidia microarchitecture.pdf</pdf>

			TODO

	=Zahlenrepresentation und Genauigkeitsanspruch=		=Zahlenrepresentation und Genauigkeitsanspruch=
	<pdf width=1000 height=300>File:KI_f32fp64_int8.pdf</pdf>		<pdf width=1000 height=300>File:KI_f32fp64_int8.pdf</pdf>

Chris T. Ludwig: /* FPGA */

2026-10-10T06:02:58Z

FPGA

← Nächstältere Version		Version vom 10. Oktober 2026, 08:02 Uhr
Zeile 47:		Zeile 47:
	=FPGA=		=FPGA=
	<pdf width=1000 height=300>File:fpga speziell tensor multiplikationen.pdf</pdf>		<pdf width=1000 height=300>File:fpga speziell tensor multiplikationen.pdf</pdf>

	TODO		TODO

Chris T. Ludwig: /* FPGA */

2026-10-10T06:02:44Z

FPGA

← Nächstältere Version		Version vom 10. Oktober 2026, 08:02 Uhr
Zeile 47:		Zeile 47:
	=FPGA=		=FPGA=
	<pdf width=1000 height=300>File:fpga speziell tensor multiplikationen.pdf</pdf>		<pdf width=1000 height=300>File:fpga speziell tensor multiplikationen.pdf</pdf>
			TODO

	=NVIDIA MicroArchitektur=		=NVIDIA MicroArchitektur=

Chris T. Ludwig: /* Zahlenrepresentation und Genauigkeitsanspruch */

2026-10-10T06:01:59Z

Zahlenrepresentation und Genauigkeitsanspruch

← Nächstältere Version		Version vom 10. Oktober 2026, 08:01 Uhr
Zeile 52:		Zeile 52:

	=Zahlenrepresentation und Genauigkeitsanspruch=		=Zahlenrepresentation und Genauigkeitsanspruch=
	<pdf width=1000>File:KI_f32fp64_int8.pdf</pdf>		<pdf width=1000 height=300>File:KI_f32fp64_int8.pdf</pdf>

Chris T. Ludwig: /* NVIDIA MicroArchitektur */

2026-10-10T06:01:48Z

NVIDIA MicroArchitektur

← Nächstältere Version		Version vom 10. Oktober 2026, 08:01 Uhr
Zeile 49:		Zeile 49:

	=NVIDIA MicroArchitektur=		=NVIDIA MicroArchitektur=
	<pdf width=1000>File:uebersicht nvidia microarchitecture.pdf</pdf>		<pdf width=1000 height=300>File:uebersicht nvidia microarchitecture.pdf</pdf>

	=Zahlenrepresentation und Genauigkeitsanspruch=		=Zahlenrepresentation und Genauigkeitsanspruch=
	<pdf width=1000>File:KI_f32fp64_int8.pdf</pdf>		<pdf width=1000>File:KI_f32fp64_int8.pdf</pdf>

Chris T. Ludwig: /* FPGA */

2026-10-10T06:01:39Z

FPGA

← Nächstältere Version		Version vom 10. Oktober 2026, 08:01 Uhr
Zeile 46:		Zeile 46:

	=FPGA=		=FPGA=
	<pdf width=1000 height=~~200~~>File:fpga speziell tensor multiplikationen.pdf</pdf>		<pdf width=1000 height=300>File:fpga speziell tensor multiplikationen.pdf</pdf>

	=NVIDIA MicroArchitektur=		=NVIDIA MicroArchitektur=

Chris T. Ludwig: /* FPGA */

2026-10-10T06:01:21Z

FPGA

← Nächstältere Version		Version vom 10. Oktober 2026, 08:01 Uhr
Zeile 46:		Zeile 46:

	=FPGA=		=FPGA=
	<pdf width=1000>File:fpga speziell tensor multiplikationen.pdf</pdf>		<pdf width=1000 height=200>File:fpga speziell tensor multiplikationen.pdf</pdf>

	=NVIDIA MicroArchitektur=		=NVIDIA MicroArchitektur=

Chris T. Ludwig: /* FPGA */

2026-10-10T06:00:42Z

FPGA

← Nächstältere Version		Version vom 10. Oktober 2026, 08:00 Uhr
Zeile 46:		Zeile 46:

	=FPGA=		=FPGA=
			<pdf width=1000>File:fpga speziell tensor multiplikationen.pdf</pdf>

			=NVIDIA MicroArchitektur=
			<pdf width=1000>File:uebersicht nvidia microarchitecture.pdf</pdf>

			=Zahlenrepresentation und Genauigkeitsanspruch=
			<pdf width=1000>File:KI_f32fp64_int8.pdf</pdf>

Chris T. Ludwig: Die Seite wurde neu angelegt: „=Allgemeines= Die Idee rechenintensive Operationen in einen dafuer spezialisierten eigenen Prozessor auszulagern ist nicht Neues. Der Intel 80387 ist ein 1987 eingeführter mathematischer Coprozessor (Floating-Point Unit, FPU), der speziell zur Entlastung des Mikroprozessors Intel 80386 bei Gleitkomma- und Trigonometrieberechnungen entwickelt wurde. In diesem Zusammenhang fallen mir immer wieder FPGAs ein. Mit dem Wunsch die KI-spezifischen Operation…“

2026-10-10T05:36:34Z

Die Seite wurde neu angelegt: „=Allgemeines= Die Idee rechenintensive Operationen in einen dafuer spezialisierten eigenen Prozessor auszulagern ist nicht Neues. Der Intel 80387 ist ein 1987 eingeführter mathematischer Coprozessor (Floating-Point Unit, FPU), der speziell zur Entlastung des Mikroprozessors Intel 80386 bei Gleitkomma- und Trigonometrieberechnungen entwickelt wurde. In diesem Zusammenhang fallen mir immer wieder FPGAs ein. Mit dem Wunsch die KI-spezifischen Operation…“

Neue Seite

=Allgemeines=
Die Idee rechenintensive Operationen in einen dafuer spezialisierten eigenen Prozessor auszulagern ist nicht Neues.

Der Intel 80387 ist ein 1987 eingeführter mathematischer Coprozessor (Floating-Point Unit, FPU), der speziell zur Entlastung des Mikroprozessors Intel 80386 bei Gleitkomma- und Trigonometrieberechnungen entwickelt wurde.

In diesem Zusammenhang fallen mir immer wieder FPGAs ein.

Mit dem Wunsch die KI-spezifischen Operationen von den Grafikkarten, die ja nur als "Nebenprodukt" fuer allgemeine KI-Berechnungen herhalten muss, zu loesen, bin ich vermutlich nicht alleine.

Dann schauen wir mal.

=GPUs und ihre Cores=
{| class="wikitable sortable" style="text-align: left;"
|+ Vergleich der Kern-Bezeichnungen (Core Names) von NVIDIA, AMD und Intel
|- style="background:#efefef; font-weight:bold;"
! Hersteller !! Kern-Typ !! Offizieller Name (Marketing) !! Interne / Technische Bezeichnung !! Hauptaufgabe / Fokus
|-

| rowspan="3" | '''NVIDIA''' || Standard-Rechenkern || CUDA Core || ALU / SP (Streaming Processor) || Universelle Gleitkomma- (FP32/FP64) und Ganzzahlberechnungen (INT32).
|-

| KI- / Matrix-Kern || Tensor Core || Tensor Cores (verschiedene Generationen) || Spezialisierte Matrix-Multiplikationen für Deep Learning und KI (FP8, FP16, BF16, INT8, INT4).
|-

| Raytracing-Kern || RT Core || BVH Traversal / Triangle Intersection Unit || Beschleunigung von Lichtstrahlen- und Dreiecksberechnungen (Raytracing in Spielen/Rendering).
|-

| rowspan="3" | '''AMD''' || Standard-Rechenkern || Stream Processor (Stream-Prozessor) || Compute Unit (CU) / Dual Compute Unit / Work Group Processor (WGP) || Universelle mathematische Berechnungen (Grafik-Pipeline, FP32).
|-

| KI- / Matrix-Kern || AI Accelerator (ab RDNA 3) || Matrix Core (CDNA-Architektur für Rechenzentren) || Matrix-Operationen und Wellenform-Befehle (Wave Matrix Multiply-Accumulate / WMMA).
|-

| Raytracing-Kern || Ray Accelerator || Ray Accelerator (RA) || Dedizierte Hardware für Box-Sorting und Ray-Triangle-Schnittmengenberechnungen.
|-

| rowspan="3" | '''Intel''' || Standard-Rechenkern || Execution Unit (EU) / Xe-core || Vector Engine (XVE) || Standardmäßige Vektor- und Thread-Verarbeitung für Grafik und allgemeine GPU-Berechnungen.
|-

| KI- / Matrix-Kern || Intel XMX (Xe Matrix Extensions) || Matrix Engine (XME) || Hochleistungs-Matrix-Rechenwerke für KI-Skalierung (XeSS) und Deep Learning (DP4a, Systolic Arrays).
|-

| Raytracing-Kern || Ray Tracing Unit || Ray Tracing Unit (RTU) || Hardwarebeschleunigung für Bounding Box- und Primitiven-Tests (ab Xe-HPG / Arc-Grafikkarten).
|}

=FPGA=